• 保存到桌面  加入收藏  设为首页
千亿官方娱乐

用于视频和图像领域的高密度可编程FIFO存储器

时间:2018-04-25 16:45:39  作者:admin  来源:帧存储器  浏览:187  评论:0
内容摘要:  在这篇文章中,我们将首先介绍几个视频应用,了解其数据路径及需要处理的数据性质。下一步,我们将尽力估计在视频处理通道中操作数据的复杂性。然后会介绍可编程高密度FIFO和其能力,以及它如何能更有效率的替代当前传统的使用SDRAM和FPGA实现帧缓存的方案。  尽管这里没有涉及到时...

  在这篇文章中,我们将首先介绍几个视频应用,了解其数据路径及需要处理的数据性质。下一步,我们将尽力估计在视频处理通道中操作数据的复杂性。然后会介绍可编程高密度FIFO和其能力,以及它如何能更有效率的替代当前传统的使用SDRAM和FPGA实现帧缓存的方案。

  尽管这里没有涉及到时间处理,为了避免一个源的两帧被分开储存,这样当一帧正在写时,另一个帧可能要读回来。两帧图像的大小是((1920 * 1080 * 16)/ 4)* 2 ~ = 63.3M位。

  实际的工作频率为( (读频率+写频率) / 2 +其它开销),因为接口工作在双数据速率,并且还有一些其它开销,如DRAM存储器刷新周期、bank地址切换等等。假设为80%的效率,那么将在185MHz的频率运行。

  当画面以16位4:2:2格式存储时,一个16位接口就足够了。根据计算,FPGA 的I/O总数的为46:

  现在让我们看看使用离散可编程高密度FIFO的实现方式和特性定义,这样DDR2 SDRAM存储器就可以由简单的数据存储便可以由简单的数据存储代替。

  如果FIFO存储器定义为一个单一块的内存,那么写多个视频流是不可能的。因此,FIFO必须能够配置并分成多个队列。在上文的例子中,有四种不同的画面要写,并且四个帧必须同时从不同的队列同时。因此,我们的应用需要至少八个队列。

  有可能从一个标准的FIFO曾经读过的数据又从FIFO丢失了。FIFO指针可以重新编程,允许任何帧都可以根据需求多次读出。

用于视频和图像领域的高密度可编程FIFO存储器

用于视频和图像领域的高密度可编程FIFO存储器

  由于读和写路径是分立的,读、写的工作频率可以不同。这相对于DDR2 SDRAM来说有很大的优势。

  实际的工作频率对于读和写来说为单一的数据频率148.5MHz,这里没有额外的开销,如DRAM存储器刷新周期和bank地址切换。

  当画面以16位4:2:2格式存储时,一个16位接口就足够了。根据计算,FPGA 的I/O总数的为48:

  命令引脚(写使能,读使能,输入使能,输出使能,3个引脚用于选择哪8个队列写,3个引脚用于选择哪8个队列读,1个引脚用于分离,1个引脚用于传输)= 12引脚


相关评论